

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re	Application of:)	
Yoshio OZAWA))) Group Art Unit: 2818)) Examiner:
Application No.: 10/791,870)	
Filed:	March 4, 2004)	Examilier.
For:	NONVOLATILE SEMICONDUCTOR MEMORY CELL AND METHOD OF MANUFACTURING THE SAME)	

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

CLAIM FOR PRIORITY

Under the provisions of 35 U.S.C. § 119, Applicant hereby claims the benefit of the filing date of Japanese Patent Application No. 2004-000518, filed January 5, 2004, for the above-identified U.S. patent application.

In support of this claim for priority, enclosed is one certified copy of the priority application.

Respectfully submitted,

FINNEGAN, HENDERSON, FARABOW, GARRETT & DUNNER, L.L.P.

Dated: June 17, 2004

Richard V. Burgyjian

RVB/FPD/gah Enclosures

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2004年 1月 5日

出願番号 Application Number:

特願2004-000518

[ST. 10/C]:

Applicant(s):

[JP2004-000518]

出 願 人

株式会社東芝

2004年 4月 6日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願 【整理番号】 A000305840 【提出日】 平成16年 1月 5日 【あて先】 特許庁長官 殿 【国際特許分類】 H01L 29/78 【発明者】 【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所 内 小澤 良夫 【氏名】 【特許出願人】 【識別番号】 000003078 【氏名又は名称】 株式会社 東芝 【代理人】 【識別番号】 100058479 【弁理士】 【氏名又は名称】 鈴江 武彦 【電話番号】 03-3502-3181 【選任した代理人】 【識別番号】 100091351 【弁理士】 【氏名又は名称】 河野 哲 【選任した代理人】 【識別番号】 100088683 【弁理士】 【氏名又は名称】 中村 誠 【選任した代理人】 【識別番号】 100108855 【弁理士】 【氏名又は名称】 蔵田 昌俊 【選任した代理人】 【識別番号】 100084618 【弁理士】 【氏名又は名称】 村松 貞男 【選任した代理人】 【識別番号】 100092196 【弁理士】 【氏名又は名称】 橋本 良郎 【手数料の表示】 【予納台帳番号】 011567 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1

【物件名】

要約書 1

【書類名】特許請求の範囲

【請求項1】

半導体基板と、

この半導体基板上に積層形成された、トンネル絶縁膜,浮遊ゲート電極,電極間絶縁膜,及び制御ゲート電極からなり、且つ電極間絶縁膜を第1の酸化剤バリア層,中間絶縁層,第2の酸化剤バリア層の3層構造に形成した積層ゲート構造部と、

この積層ゲート構造部の両側面にそれぞれ形成されたゲート側壁絶縁膜と、を具備してなり、

前記ゲート側壁絶縁膜の膜厚は、前記浮遊ゲート電極の側部において前記電極間絶縁膜側から前記トンネル絶縁膜側に向かって増加し、前記浮遊ゲート電極のチャネル長方向の幅は、前記電極間絶縁膜側から前記トンネル絶縁膜側に向かって減少していることを特徴とする不揮発性半導体メモリセル。

【請求項2】

前記トンネル絶縁膜の表面上において、前記浮遊ゲート電極の幅は50 n m以下であり、且つ一方の側壁絶縁膜の前記浮遊ゲート電極に対して反対側の端部と他方の側壁絶縁膜の前記浮遊ゲート電極に対して反対側の端部との間の距離が、前記浮遊ゲート電極の幅の1.3倍以上であることを特徴とする請求項1記載の不揮発性半導体メモリセル。

【請求項3】

半導体基板上にトンネル絶縁膜を形成する工程と、

前記トンネル絶縁膜上に浮遊ゲート電極となる第1の導電層を形成する工程と、

前記第1の導電層上に酸化剤の透過を抑制する第1の酸化剤バリア層,中間絶縁層,及び第2の酸化剤バリア層からなる電極間絶縁膜を形成する工程と、

前記電極間絶縁膜上に制御ゲート電極となる第2の導電層を形成する工程と、

前記第1,第2の導電層,及び電極間絶縁膜を選択的にエッチングすることにより積層 ゲート構造部を形成する工程と、

前記積層ゲート構造部の側面を酸化又は酸窒化することにより、前記浮遊ゲート電極の 側部において前記電極間絶縁膜側から前記トンネル絶縁膜側に向かって厚くなるゲート側 壁絶縁膜を形成する工程と、

を含むことを特徴とする不揮発性半導体メモリセルの製造方法。

【請求項4】

前記ゲート側壁絶縁膜を形成する工程の前に、前記第2の導電層上に第3の酸化剤バリア層を形成しておくことを特徴とする請求項3記載の不揮発性半導体メモリセルの製造方法。

【請求項5】

前記ゲート側壁絶縁膜を形成する工程の後に、前記ゲート側壁絶縁膜をマスクとして用い、前記半導体基板中にドーパントイオンを注入してソース・ドレイン拡散層を形成することを特徴とする請求項3又は4記載の不揮発性半導体メモリセルの製造方法。

【書類名】明細書

【発明の名称】不揮発性半導体メモリセル及びその製造方法

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、浮遊ゲート電極と制御ゲート電極を積層したスタックゲート型の不揮発性半 導体メモリセルに係わり、特に浮遊ゲート電極と制御ゲート電極との間の電極間絶縁膜が 実質的に平坦構造の場合に有効な不揮発性半導体メモリセル及びその製造方法に関する。

【背景技術】

[0002]

従来、電気的書き換え可能な不揮発性半導体メモリセルとして、浮遊ゲート電極と制御ゲート電極を積層した積層ゲート構造部を有するスタックゲート型のメモリセルが広く用いられている。このメモリセルにおいて、セルのカップリング比を大きくするために、積層ゲート構造部を逆テーパ状に形成する方法が提案されている(例えば、特許文献1参照)。

[0003]

ここで、セルのカップリング比 α とは、制御ゲート電極に印加した電圧Vcgとトンネル 絶縁膜に印加される電圧Voxの比のことで、

$\alpha = V ox / V cg$

で定義される。一般的には、セルのトンネル絶縁膜容量C1と電極間絶縁膜容量C2を用いて、

 $\alpha = C \ 2 / (C \ 1 + C \ 2)$

と表される。

$[0\ 0\ 0\ 4\]$

図11(a)(b)は、この種のメモリセルの構造を説明するためのもので、(a)はチャネル長方向に沿った断面、(b)はチャネル幅方向に沿った断面を示している。図中の201はシリコン基板、202はトンネル絶縁膜、203は多結晶シリコン層からなる浮遊ゲート電極、204は素子分離用埋め込み絶縁膜、205は電極間絶縁膜、206は多結晶シリコン層からなる制御ゲート電極、207はソース/ドレイン拡散層である。積層ゲート構造部が逆テーパ状に形成され、ソース/ドレイン拡散層207は入射角5度の斜めイオン注入法を用いて形成されている。

$[0\ 0\ 0\ 5\]$

上記の構造では、トンネル絶縁膜202に接する浮遊ゲート電極203の面積よりも電極間絶縁膜205に接する浮遊ゲート電極203の面積の方が大きいため、セルのカップリング比が大きくなる。このため、書き込み/消去の動作電圧を低減することができる。

[0006]

しかしながら、この種のメモリセルにおいては次のような問題があった。即ち、浮遊ゲート電極の基板側が本来のセル幅よりも短くなり、しかも斜めイオン注入法を用いているので、セルトランジスタとしてのチャネル長がセル幅よりも大幅に短くなる。このため、セルサイズを微細化すると、短チャネル効果が顕著になり、しきい値の制御が困難となる。さらに、この短チャネル効果を回避するために、ソース/ドレイン拡散層 2 0 7 の形成時に、斜めイオン注入法の代わりに垂直イオン注入法を用いると、拡散層 2 0 7 の仕上がり形状がセル間で大きくばらつく。従ってこの場合も、しきい値制御が困難となる。

[0007]

また、図11のセル構造では、積層ゲート構造部が逆テーパとなっているため、セル間に絶縁膜204を埋め込むときに、いわゆる"す"ができてしまい、絶縁膜204をセル間に完全に埋め込むことが困難である。このため、セル信頼性が低下するという問題もあった。

【特許文献1】特開平8-316348号公報

【発明の開示】

【発明が解決しようとする課題】

[0008]

このように従来、スタックゲート型の不揮発性半導体メモリセルにおいて、セルのカップリング比を大きくするために積層ゲート構造部を逆テーパ状に形成した場合、短チャネル効果によりしきい値の制御が難しくなり、書き込み不良を招く問題があった。

[0009]

本発明は、上記事情を考慮して成されたもので、その目的とするところは、セルのカップリング比を大きくすると共に、短チャネル効果を回避することができ、しきい値の制御性を良くして書き込み不良を防止できる不揮発性半導体メモリセル及びその製造方法を提供することにある。

【課題を解決するための手段】

 $[0\ 0\ 1\ 0]$

上記課題を解決するために、本発明は次のような構成を採用している。

 $[0\ 0\ 1\ 1]$

即ち、本発明の一態様は、不揮発性半導体メモリセルにおいて、半導体基板と、この半導体基板上に積層形成された、トンネル絶縁膜、浮遊ゲート電極,電極間絶縁膜、及び制御ゲート電極からなり、且つ電極間絶縁膜を第1の酸化剤バリア層,中間絶縁層、第2の酸化剤バリア層の3層構造に形成した積層ゲート構造部と、この積層ゲート構造部の両側面にそれぞれ形成されたゲート側壁絶縁膜と、を具備してなり、前記ゲート側壁絶縁膜の膜厚は、前記浮遊ゲート電極の側部において前記電極間絶縁膜側から前記トンネル絶縁膜側に向かって増加し、前記浮遊ゲート電極のチャネル長方向の幅は、前記電極間絶縁膜側から前記トンネル絶縁膜側に向かって減少していることを特徴とする。

 $[0\ 0\ 1\ 2]$

また、本発明の別の態様は、不揮発性半導体メモリセルの製造方法において、半導体基板上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に浮遊ゲート電極となる第1の導電層を形成する工程と、前記第1の導電層上に酸化剤の透過を抑制する第1の酸化剤バリア層、中間絶縁層、及び第2の酸化剤バリア層からなる電極間絶縁膜を形成する工程と、前記電極間絶縁膜上に制御ゲート電極となる第2の導電層を形成する工程と、前記第1,第2の導電層,及び電極間絶縁膜を選択的にエッチングすることにより積層ゲート構造部を形成する工程と、前記積層ゲート構造部の側面を酸化又は酸窒化することにより、前記浮遊ゲート電極の側部において前記電極間絶縁膜側から前記トンネル絶縁膜側に向かって膜厚が厚くなるゲート側壁絶縁膜を形成する工程と、を含むことを特徴とする。

【発明の効果】

[0013]

本発明によれば、ゲート側壁絶縁膜の膜厚が電極間絶縁膜側からトンネル絶縁膜側に向かって増大することにより、浮遊ゲート電極のチャネル長方向の幅が電極間絶縁膜側からトンネル絶縁膜側に向かって減少することになる。従って、浮遊ゲート電極のトンネル絶縁膜に接する面積よりも浮遊ゲート電極の電極間絶縁膜に接する面積の方が大きくなり、セルのカップリング比を大きくすることができる。

 $[0\ 0\ 1\ 4]$

しかも、ゲート側壁絶縁膜の膜厚がトンネル絶縁膜側で厚くなっているので、浮遊ゲート電極のチャネル長方向幅を短くしたことによりチャネル長が極端に短くなるのを避けることができ、これによって短チャネル効果を防止することができる。

 $[0\ 0\ 1\ 5]$

即ち、セルトランジスタの短チャネル効果の回避と、セルカップリング比の増加による 書き込み不良防止とを両立させることができる。

【発明を実施するための最良の形態】

[0016]

以下、本発明の実施形態を図面を参照して説明する。

[0017]

(実施形態)

3/

図1 (a) (b) は、本発明の一実施形態に係わる不揮発性半導体メモリセルの概略構造を説明するためのもので、 (a) はチャネル長 (ビット線) 方向に沿った断面図、 (b) はチャネル幅 (ワード線) 方向に沿った断面図である。

[0018]

シリコン基板(半導体基板)11上に、トンネル絶縁膜12を介して浮遊ゲート電極13が形成されている。ワード線方向に隣接する浮遊ゲート電極13間には、素子分離用絶縁膜14が埋め込まれている。また、この素子分離用絶縁膜14は、基板11の表面部を一部エッチングして形成された溝内にも埋め込まれている。そして、浮遊ゲート電極13の上面及び素子分離用絶縁膜14の上面は、実質的に平坦構造の電極間絶縁膜20と制御ゲート電極30で覆われている。

$[0\ 0\ 1\ 9]$

電極間絶縁膜20は、酸化剤の透過を抑制する第1の酸化剤バリア層21,中間絶縁層22,第2の酸化剤バリア層23を積層した3層構造となっている。制御ゲート電極30は、制御ゲート電極下層31とこれよりも低抵抗の制御ゲート電極上層32の2層構造となっている。

[0020]

浮遊ゲート電極13,電極間絶縁膜20,及び制御ゲート電極30からなる積層ゲート構造部の側面には、ゲート側壁絶縁膜40が形成されている。より具体的には、浮遊ゲート電極13の側壁には第1の側壁絶縁膜41が形成され、制御ゲート電極下層31の側壁には第2の側壁絶縁膜42が形成されている。また、基板表面にはソース/ドレイン拡散層51が形成されている。

[0021]

ここで、浮遊ゲート電極13のチャネル長方向(ビット線方向)の幅がトンネル絶縁膜12側から電極間絶縁膜20側に向かって単調増加し、かつ側壁絶縁膜41の膜厚がトンネル絶縁膜12側から電極間絶縁膜20側に向かって単調減少している。さらに、側壁絶縁膜42は、制御ゲート下層31の下面及び上面で薄く、中央部で厚くなっている。これにより、制御ゲート電極下層31の上面と制御ゲート電極上層32の下面とが接する面積と、制御ゲート電極下層31の下面と電極間絶縁膜20とが接する面積とが、実質的に等しくなっている。

[0022]

図中のPは、電極間絶縁膜20に接する浮遊ゲート電極13のチャネル長方向の幅を示し、浮遊ゲート電極13を挟む2つの側壁絶縁膜41の頂部間の距離に相当している。このPは、積層ゲート構造部の幅であるセル幅Tと実質的に同じである。図中のQは、トンネル絶縁膜12に接する浮遊ゲート電極13の幅を示し、浮遊ゲート電極13を挟む2つの側壁絶縁膜41の底部間の距離(浮遊ゲート電極13側の端部間の距離)に相当している。本実施形態では、P>Qの関係となっている。

[0023]

図中のRは、チャネル長の長さを示している。図中のSは、浮遊ゲート電極13を挟む2つの側壁絶縁膜41の底部間の距離(浮遊ゲート電極13と反対側の端部間の距離)に相当している。本実施形態では、Sは積層ゲート構造部の幅(セル幅T)よりも長くなっている。また、チャネル長の長さRはQ<R<Sの関係となっている。

[0024]

なお、このセルは図2に平面図を示すように、例えばNANDセルユニットの単位セルとして用いられるものである。図1 (a) は図2の矢視A-A' 方向断面、図1 (b) は図2の矢視B-B' 方向断面に相当している。また、図2中の101は素子形成領域、102は素子分離領域、103はゲート配線層(ワード線)を示している。図には示さないが、ビット線はワード線と直交する方向に配置されるものとなっている。

[0025]

このようなメモリセル構造では、トンネル絶縁膜12の面積よりも電極間絶縁膜20の 面積の方を大きくすることができるため、セルのカップリング比が大きくなる。さらに、 ソース/ドレイン拡散層 5 1 間の距離を離すことができるため、短チャネル効果を抑制することができて、セルしきい値の制御が容易となる。

[0026]

なお、従来のように積層ゲート構造部を逆テーパ状に形成した構成では、浮遊ゲート電極幅Qが50 n m以下になると短チャネル効果が顕著となる。これに対し本実施形態では、浮遊ゲート電極幅Qが50 n m以下となっても、SがQよりも長いため、短チャネル効果を抑制できる。本発明者らの実験によれば、浮遊ゲート電極幅Qが50 n m以下となっても、S≥1.3 Qの条件とすれば、短チャネル効果を十分に抑制できることが確認された。

[0027]

図3に、短チャネル効果の測定結果を示す。セル幅Tが55nmと45nmの場合について、ゲート側壁絶縁膜厚を変えてS/Qの値の異なるセルを形成し、セルしきい値Vth を測定した。図3は、同一ウェハ上のセル幅 1μ mのセルしきい値Vth($T=1\mu$ m)との差を縦軸に取り、グラフ化したものである。S/Qが1.3以上で短チャネル効果が十分に抑制されていることが分かる。

[0028]

ここで、各データポイントの浮遊ゲート電極下部の幅Qは、ゲート側壁絶縁膜厚によって変わり、下記の(表1)のようになる。

【表1】

S/Q	T=55 nm	T=45 nm
1. 1	Q=52.3 nm	Q = 42.8 nm
1. 2	Q=49.5 nm	Q = 40.5 nm
1. 3	Q = 46.8 nm	Q = 38.3 nm
1. 4	Q=44.0 nm	Q=36.0 nm

[0029]

また、ゲート側壁絶縁膜40が形成されていても制御ゲート電極(ワード線)幅が十分に確保できるため、ワード線の抵抗増大による動作速度遅延を回避できる。

[0030]

また、トンネル絶縁膜12の面積が電極間絶縁膜20の面積の70%以下になるように、浮遊ゲート電極13の形状を設定することにより、電極間絶縁膜20が実質的に平坦構造の場合でも、書き込み時の電極間絶縁膜リークに起因する動作不良を効果的に回避することができる。

$[0\ 0\ 3\ 1]$

例えば、厚さ8 n mのシリコン酸化膜をトンネル絶縁膜として用い、酸化膜換算膜厚8 n mのシリコン窒化膜/アルミナ/シリコン窒化膜からなる積層膜を電極間絶縁膜として用いた場合のセル書き込み動作時を考える。トンネル絶縁膜に印加される電界が12MV/c mのとき、両者の面積比が1.0だとセルカップリング比は0.50なので、電極間絶縁膜に印加される換算電界は12MV/c mとなる。一方、面積比が0.7だとセルカップリング比は0.59なので、電極間絶縁膜に印加される換算電界は8.3MV/c mとなる。従って、電極間絶縁膜には殆どリーク電流は流れずに書き込み不良を効果的に回避することができる。

[0032]

次に、図1のメモリセル構造の製造方法を、図4~図10を用いて説明する。図4~図10の(a)(b)は図1(a)(b)に対応している。

[0033]

まず、図4 (a) (b) に示すように、所望の不純物をドーピングしたシリコン基板1

1の表面に、厚さ10nmのトンネル絶縁膜12を熱酸化法で形成後、浮遊ゲート電極となる厚さ40nmの多結晶シリコン層(第1の導電層)13、CMP(Chemical Mechanical Polish)のストッパとなる絶縁膜61を順次減圧CVD(Chemical Vapor Deposition)法で堆積した。多結晶シリコン層13のドーパント不純物としては、例えばリンを用いたが、この代わりに砒素等の他のドーパント不純物を用いても良い。その後、レジストマスク(図示せず)を用いたRIE(Reactive Ion Etching)法により、ストッパ絶縁膜61、多結晶シリコン層13、トンネル絶縁膜12を順次エッチング加工し、さらにシリコン基板11の露出領域をエッチングして、深さ150nmの素子分離溝62を形成した

[0034]

次いで、図5(a)(b)に示すように、全面に厚さ300nmのシリコン酸化膜(素子分離用絶縁膜)14を堆積して、素子分離溝62を完全に埋め込んだ。その後、表面部分のシリコン酸化膜14をCMP法で除去して、表面を平坦化した。このとき、CMPストッパ用の絶縁膜61が露出する。

[0035]

次いで、図6(a)(b)に示すように、露出したストッパ絶縁膜61をエッチング除去して、多結晶シリコン層13の表面を露出させた。その後、シリコン酸化膜14の露出表面を希フッ酸溶液を用いてエッチング除去して後退させ、シリコン酸化膜14の表面高さを多結晶シリコン層13の表面とほぼ同じ位置に調整した。その後、電極間絶縁膜20として、シリコン窒化物からなる第1の酸化剤バリア21,ハフニウム酸化物からなる中間絶縁層22,及びシリコン窒化物からなる第2の酸化剤バリア層23をCVD法で全面に順次形成した。

[0036]

ここで、酸化剤バリア層 2 1, 2 3 は酸化剤の透過を抑制するものであり、後述する側壁酸化の際に中間絶縁層 2 2 を介して導電層に酸化剤が拡散するのを防止するために設ける。これにより、第1の酸化剤バリア層 2 1 は、中間絶縁層 2 2 を介して第1の導電層 1 3 に酸化剤が拡散するのを防止することになる。第2の酸化剤バリア層 2 3 は、中間絶縁層 2 2 を介して後述する第2の導電層に酸化剤が拡散するのを防止することになる。

[0037]

次いで、図7(a)(b)に示すように、全面に制御ゲート電極下層となる多結晶シリコン層(第2の導電層)31、シリコン窒化物からなる第3の酸化剤バリア層63を減圧 CVD法で順次堆積した。その後、レジストマスク(図示せず)を用いたRIE法により、酸化剤バリア層63、多結晶シリコン層31、電極間絶縁膜20、多結晶シリコン層13を順次エッチング加工して、ワード線方向のスリット部64を形成した。これにより、積層ゲート構造部として、幅が約50nmの浮遊ゲート電極13及び制御ゲート電極下層31が形成された。

[0038]

次いで、図8(a)(b)に示すように、積層ゲート構造部の露出面をRTA(Rapid Thermal Anneal)法により熱酸化して、浮遊ゲート電極13及び制御ゲート電極下層31の側壁に選択的にゲート側壁絶縁膜40を形成した。このとき、浮遊ゲート電極13の側部に形成される第1の側壁絶縁膜41は、酸化剤バリア層21が存在するため、底部側で厚くなり、上部側で薄くなる。一方、制御ゲート電極下層31の側部に形成される第2の側壁絶縁膜42は、酸化剤バリア層23,63が存在するため、中央部で厚く、下端部及び上端部で薄くなる。

[0039]

これは、次のような理由による。即ち、一般に、酸化膜と共に積層された導電層の側面からの酸化では、酸化膜を介して導電層に酸化剤が侵入することにより、導電層の上端や下端のエッジ部の酸化は他の部位の酸化よりも反応が速くなる。しかし、導電層の上面や下面に接して酸化剤バリア層が存在すると、このバリア層により導電層への酸化剤の進入が抑制されることになり、酸化剤バリア層を形成している面において酸化反応が抑制され

る。本実施形態では、浮遊ゲート電極13では上面に、制御ゲート電極下層31では上下の両面に酸化剤バリア層が形成されているため、図8(a)(b)に示すように、側壁絶縁膜41の上端部、側壁絶縁膜42の上端及び下端部の厚さが薄くなっているのである。

[0040]

ちなみに、酸化性雰囲気中のRTAの1000℃、30秒の条件で酸化すると、側壁絶縁膜41の膜厚は、電極間絶縁膜20との境界付近では極めて薄く、浮遊ゲート電極13の中央付近で10n m程度、トンネル絶縁膜12との境界付近で15n m程度であった。この場合、トンネル絶縁膜12の面積は電極間絶縁膜20の面積の約70%となった。RTAにおける酸化性ガスとしては、酸素のみに限らず、酸素と水素との混合ガスを用いても良い。この場合、酸化物が H_2 Oとなり、トンネル絶縁膜側の酸化がより促進されることになる。

[0041]

なお、ゲート側壁絶縁膜40の形成は、900℃以上の温度で行うのが望ましい。これにより、トンネル絶縁膜12との境界付近で15 nm程度の厚い側壁絶縁膜41を形成しても、トンネル絶縁膜12へのバーズビーク酸化が殆ど進行しないため、側壁絶縁膜形成時の実質的なトンネル絶縁膜の厚膜化を防止することができる。

[0042]

その後、ゲート側壁絶縁膜40を含む多層ゲート構造部をマスクにしてイオン注入を行い、ソース/ドレイン拡散層51を形成した。このとき、側壁絶縁膜41の底部側が広がっているので、仮に注入イオンが内側に入り込んでも、ソース/ドレイン拡散層間の距離、即ちチャネル長を十分確保することができた。

[0043]

なお、側壁絶縁膜41の形成膜厚(浮遊ゲート電極13の中央付近の膜厚)は、浮遊ゲート電極高さの20%以上に設定するのが望ましい。これにより、側壁絶縁膜41の仕上がり膜厚を、浮遊ゲート電極13の中央部からトンネル絶縁膜12との境界部にわたって十分厚くすることができる。このため、ソース/ドレイン拡散層のイオン注入時に、十分なマスクとして機能し、チャネル長をより広げることができる。

[0044]

次いで、図9(a)(b)に示すように、全面に厚さ300nmの電極間埋め込み用のシリコン酸化膜52を堆積して、電極間のスリット部64を完全に埋め込んだ。その後、表面部分のシリコン酸化膜52をCMP法で除去して表面を平坦化し、酸化剤バリア層63を露出させた。

[0045]

次いで、図10(a)(b)に示すように、露出した酸化剤バリア層63をエッチング除去して、多結晶シリコン層31の表面を露出させた。その後、全面にコバルトをスパッタして、高温アニールし、制御ゲート上層となるコバルトシリサイド層(第3の導電層)32を形成し、その後、未反応のコバルト層をエッチング除去した。さらに、周知の方法で配線層等を形成して不揮発性メモリセルを完成させた。

$[0\ 0\ 4\ 6]$

このように本実施形態によれば、浮遊ゲート電極13と制御ゲート下層31との間の電極間絶縁膜20を、第1の酸化剤バリア層21,中間絶縁層22,及び第2の酸化剤バリア層23からなる3層構造に形成し、この状態でゲート側壁酸化を行うことにより、浮遊ゲート電極13の側壁における側壁絶縁膜41の膜厚を、基板側で厚く、電極間絶縁膜側で薄く形成することができ、制御ゲート下層31の側壁における側壁絶縁膜42の膜厚を、中央部で厚く、下層側及び上層側で厚く形成することができる。

[0047]

即ち、側壁絶縁膜41の基板面方向の膜厚が基板側で厚く電極間絶縁膜側で薄くなることは、浮遊ゲート電極13のチャネル長方向の幅が基板側で細く電極間絶縁膜20側で太くなることを意味する。従って、浮遊ゲート電極13のトンネル絶縁膜12側の面積よりも電極間絶縁膜20側の面積の方を大きくできるため、セルのカップリング比を大きくす

ることができる。これに加えて、側壁絶縁膜41の基板側が厚くなるため、これをマスクに用いて低温でイオン注入を行うことにより、チャネル長が極端に短くなるのを防止することができる。このため、短チャネル効果を抑制することができ、セルのしきい値の制御が容易となる。その結果として、書き込み不良を確実に防止することが可能となる。

[0048]

さらに、本実施形態では、制御ゲート電極下層31の上にも第3の酸化剤バリア層63 を設け、この状態でゲート側壁酸化を行っているので、制御ゲート電極30の面積減少を 回避することができる。このため、ゲート側壁酸化に伴うワード線の抵抗増大を防止する ことができる。

[0049]

また、浮遊ゲート電極13の側面における側壁絶縁膜41の膜厚を底部側で厚く上部側で薄くするための方法として、浮遊ゲート電極13における不純物のドーピング量を底部側で濃く、上部側で薄くすることが考えられる。しかし、浮遊ゲート電極13の底部の不純物濃度を高くすると、トンネル絶縁膜12への不純物の拡散が生じ、トンネル絶縁膜12の特性が劣化することになる。これに対し本実施形態のように、酸化剤バリア層を設ける方法では、このような不都合を避けることができる。

[0050]

(変形例)

なお、本発明は上述した実施形態に限定されるものではない。実施形態では、ゲート側壁絶縁膜を形成する際にRTA等の酸化法を用いたが、これに限らず、酸窒化法を用いて酸窒化膜を形成するようにしても良い。この場合のガスとしては、一酸化亜窒化(№2 0)や一酸化窒化(№0)ガスを用いればよい。さらに、ラジカル酸化やラジカル酸窒化等の方法を用いても良い。

[0051]

また、酸化剤バリア層としては、シリコン窒化物の代わりに、シリコン酸窒化膜,チタン窒化膜,タングステン窒化膜等を用いることもでき、更にはこれらの積層膜を用いることも可能である。また、実施形態では、電極間絶縁膜が実質的に平坦構造の場合を示したが、必ずしもこれに限るものではない。浮遊ゲート電極を構成する多結晶シリコン層の上面と素子分離用のシリコン酸化膜の上面に段差があっても良い。

[0052]

その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

[0053]

(まとめ)

以上説明したように本発明は、発明の課題を解決するために次のような構成を採用している。

[0054]

即ち、本発明の一態様に係わる不揮発性半導体メモリセルは、半導体基板11と、この半導体基板11上に積層形成された、トンネル絶縁膜12,浮遊ゲート電極13,電極間絶縁膜20,及び制御ゲート電極30からなり、且つ電極間絶縁膜20を第1の酸化剤バリア層21,中間絶縁層22,第2の酸化剤バリア層23の3層構造に形成した積層ゲート構造部と、この積層ゲート構造部の両側面にそれぞれ形成されたゲート側壁絶縁膜40と、を具備してなり、ゲート側壁絶縁膜40の膜厚は、浮遊ゲート電極13の側部において電極間絶縁膜30側からトンネル絶縁膜12側に向かって増加し、浮遊ゲート電極13のチャネル長方向の幅が電極間絶縁膜20側からトンネル絶縁膜12側に向かって減少していることを特徴とする。

[0055]

ここで、本発明の望ましい実施態様としては次のものがあげられる。

[0056]

(1) トンネル絶縁膜12の表面上において、浮遊ゲート電極の幅Qは50nm以下であり、且つ一方の側壁絶縁膜41の浮遊ゲート電極13に対して反対側の端部と他方の側壁

絶縁膜41の浮遊ゲート13に対して反対側の端部との間の距離 Sが、浮遊ゲート電極の幅Qの1.3倍以上であること。

[0057]

(2) 電極間絶縁膜20は実質的に平坦構造であり、浮遊ゲート電極13に接するトンネル絶縁膜12の面積は、浮遊ゲート電極13に接する電極間絶縁膜20の面積の70%以下であること。

[0058]

(3)酸化剤バリア層 2 1, 2 3 は、シリコン窒化膜,シリコン酸窒化膜,チタン窒化膜,タングステン窒化膜の何れかであること。

[0059]

(4) ゲート側壁絶縁膜40は、浮遊ゲート電極13の側面の第1の側壁絶縁膜41と、制御ゲート電極30(より具体的には制御ゲート電極下層31)の側面の第2の側壁絶縁膜42とからなること。

[0060]

(5) 制御ゲート電極30は、高抵抗の下層31と低抵抗の上層32の2層構造であること。

$[0\ 0\ 6\ 1]$

(6) 制御ゲート電極下層 3 1 は多結晶シリコンであり、制御ゲート電極上層 3 2 はシリサイドであること。

[0062]

(7)制御ゲート電極下層 3 1 の上面と制御ゲート電極上層 3 2 の下面とが接する面積と 、制御ゲート電極下層 3 1 の下面と電極間絶縁膜 2 0 とが接する面積とが、実質的に等しいこと。

$[0\ 0\ 6\ 3]$

(8) 第2の側壁絶縁膜は、制御ゲート電極下層31の上面及び下面で薄く、中央部で厚いこと。

[0064]

(9) 浮遊ゲート電極 1 3 のチャネル幅方向の側面は、素子分離用絶縁膜 1 4 で埋め込まれていること。

[0065]

また、本発明の別の態様に係わる不揮発性半導体メモリセルの製造方法は、半導体基板 1 1 上にトンネル絶縁膜 1 2 を形成する工程と、トンネル絶縁膜 1 2 上に浮遊ゲート電極 となる第 1 の導電層 1 3 を形成する工程と、第 1 の導電層 1 3 上に酸化剤の透過を抑制する第 1 の酸化剤バリア層 2 1,中間絶縁層 2 2,及び第 2 の酸化剤バリア層 2 3 からなる電極間絶縁膜 2 0 を形成する工程と、電極間絶縁膜 2 0 上に制御ゲート電極となる第 2 の導電層 3 1 を形成する工程と、第 1,第 2 の導電層 1 3,3 1,及び電極間絶縁膜 2 0 を 選択的にエッチングすることにより積層ゲート構造部を形成する工程と、積層ゲート構造部の側面を酸化又は酸窒化することにより、浮遊ゲート電極 1 3 の側部において電極間絶縁膜 2 0 側からトンネル絶縁膜 1 2 側に向かって膜厚が厚くなるゲート側壁絶縁膜 4 0 を 形成する工程と、を含むことを特徴とする。

[0066]

ここで、本発明の望ましい実施態様としては次のものがあげられる。

[0067]

(1) ゲート側壁絶縁膜40を形成する工程の前に、第2の導電層31上に第3の酸化剤バリア層63を形成しておき、第2の導電層31上に第3の酸化剤バリア層63が存在する状態でゲート側壁絶縁膜40の形成のための酸化又は酸窒化を行うこと。

[0068]

(2) ゲート側壁絶縁膜40として、浮遊ゲート電極13の側面に第1の側壁絶縁膜41を形成し、制御ゲート電極31の側面に第2の側壁絶縁膜42を形成すること。

[0069]

(3) ゲート側壁絶縁膜40を形成した後に、第3の酸化剤バリア層63を除去し、次いで、第2の導電層31上に該導電層31よりも抵抗の低い第3の導電層32を形成すること。

[0070]

(4) 第1, 第2の導電層として多結晶シリコンを用い、第3の導電層としてシリサイド を用いること。

[0071]

(5) ゲート側壁絶縁膜40を形成する工程の後に、ゲート側壁絶縁膜40をマスクとして用い、半導体基板11中にドーパントイオンを注入してソース/ドレイン拡散層51を形成すること。

[0072]

(6) 電極間絶縁膜20は実質的に平坦構造であり、浮遊ゲート電極13に接するトンネル絶縁膜12の面積を、浮遊ゲート電極13に接する電極間絶縁膜20の面積の70%以下に設定すること。

[0073]

(7) 酸化剤バリア層 2 1, 2 3, 6 3 として、シリコン窒化膜, シリコン酸窒化膜, チタン窒化膜, タングステン窒化膜の何れかを用いること。

[0074]

(8) ゲート側壁絶縁膜40を形成するために、RTA法により導電層13,31を熱酸化すること。

[0075]

また、本発明の更に別の態様に係わる不揮発性半導体メモリセルの製造方法は、半導体基板11上にトンネル絶縁膜12を形成する工程と、トンネル絶縁膜12上に浮遊ゲート電極となる第1の導電層13を形成する工程と、第1の導電層31上に酸化剤の透過を抑制する第1の酸化剤バリア層21,中間絶縁層22,及び第2の酸化剤バリア層23からなる電極間絶縁膜20を形成する工程と、電極間絶縁膜20上に制御ゲート電極下層となる第2の導電層31を形成する工程と、第2の導電層31上に第3の酸化剤バリア層63を形成する工程と、第2の導電層31上に第3の酸化剤バリア層63を形成する工程と、第2の導電層13,31,電極間絶縁膜20,及び第3の酸化剤バリア層63を選択的にエッチングすることにより積層ゲート構造部を形成する工程と、積層ゲート構造部の側面を酸化又は酸窒化することにより、浮遊ゲート電極13の側部において電極間絶縁膜20側からトンネル絶縁膜12側に向かって膜厚が厚くなる第1の側壁絶縁膜41を形成すると共に、制御ゲート電極下層31の側部において中央部よりも酸化剤バリア層23,63側が薄い第2の側壁絶縁膜42を形成する工程と、第3の酸化剤バリア層63を除去した後に制御ゲート電極下層31上に下層31よりも抵抗の低い制御ゲート電極上層32を形成する工程と、を含むことを特徴とする。

【図面の簡単な説明】

[0076]

- 【図1】本発明の一実施形態に係わる不揮発性半導体メモリセルの概略構造を示す断面図。
- 【図2】同実施形態の不揮発性半導体メモリセルを用いたNANDセルの基本構成を 模式的に示す平面図。
- 【図3】セル幅Tが55nmと45nmの場合の短チャネル効果の測定結果を示す特性図。
- 【図4】同実施形態に係わる不揮発性メモリセルの製造工程を示す断面図。
- 【図5】同実施形態に係わる不揮発性メモリセルの製造工程を示す断面図。
- 【図6】同実施形態に係わる不揮発性メモリセルの製造工程を示す断面図。
- 【図7】同実施形態に係わる不揮発性メモリセルの製造工程を示す断面図。
- 【図8】同実施形態に係わる不揮発性メモリセルの製造工程を示す断面図。
- 【図9】同実施形態に係わる不揮発性メモリセルの製造工程を示す断面図。
- 【図10】同実施形態に係わる不揮発性メモリセルの製造工程を示す断面図。


【図11】従来の不揮発性半導体メモリセルの概略構造を示す断面図。

【符号の説明】


[0077]

- 11…シリコン基板
- 12…トンネル絶縁膜
- 13…浮遊ゲート電極 (第1の導電層)
- 14…埋め込み絶縁膜(素子分離用絶縁膜)
- 20…電極間絶縁膜
- 21…第1の酸化剤バリア層
- 22…中間絶縁層
- 23…第2の酸化剤バリア層
- 30…制御ゲート電極
- 31…制御ゲート電極下層 (第2の導電層)
- 32…制御ゲート電極上層 (第3の導電層)
- 40…ゲート側壁絶縁膜
- 4 1…第1の側壁絶縁膜
- 42…第2の側壁絶縁膜
- 51…ソース/ドレイン拡散層
- 52…電極間埋め込み用絶縁膜
- 61…ストッパ絶縁膜
- 6 2 …素子分離溝
- 63……第3の酸化剤バリア層
- 64…スリット部
- 101…素子形成領域
- 102…素子分離領域
- 103…ゲート配線層 (ワード線)


【書類名】図面 【図1】




【図2】




【図3】




[図4]





【図5】







【図6】







【図7】







【図8】







【図9】







【図10】





[図11]






【要約】

【課題】 セルのカップリング比を大きくすると共に、短チャネル効果を回避することができ、しきい値の制御性を良くして書き込み不良を防止する。

【解決手段】 不揮発性半導体メモリセルにおいて、半導体基板11と、この半導体基板11上に積層形成された、トンネル絶縁膜12,浮遊ゲート電極13,電極間絶縁膜20,及び制御ゲート電極30からなり、且つ電極間絶縁膜20を第1の酸化剤バリア層21,中間絶縁層22,第2の酸化剤バリア層23の3層構造に形成した積層ゲート構造部と、この積層ゲート構造部の両側面にそれぞれ形成されたゲート側壁絶縁膜40とを具備してなり、ゲート側壁絶縁膜40の膜厚は、浮遊ゲート電極13の側部において電極間絶縁膜20側からトンネル絶縁膜12側に向かって増加し、浮遊ゲート電極13のチャネル長方向の幅が電極間絶縁膜20側からトンネル絶縁膜12側に向かって減少している。

【選択図】 図1



出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝